导读:本文包含了亚波长光刻论文开题报告文献综述及选题提纲参考文献，主要关键词:表面等离子体,导模,亚波长光刻,亚波长结构
亚波长光刻论文文献综述
庞志远[1]（2019）在《基于样品旋转的亚波长光刻理论研究》一文中研究指出亚波长结构在微纳光学领域具有重要和广泛的应用,其制备通常采用化学合成或亚波长光刻的方法。表面等离子体干涉光刻在成本和分辨率方面均有一定的优势,因而受到研究人员的青睐,但是现有的研究主要集中在刻写简单的一维亚波长光栅上,要实现复杂的二维亚波长结构的刻写,通常采用多束激发光激发表面等离子体干涉来实现,这显然存在光路复杂、技术难度大、成本高昂等不足。本文从理论上研究了基于样品旋转的表面等离子体干涉亚波长光刻技术,通过多次或连续旋转曝光光刻样品,可刻写出二维正方排列点阵结构、六角排列点阵结构和圆光栅。在此基础上进一步研究了基于样品旋转的导模干涉亚波长光刻技术,可刻写各种二维和叁维的亚波长结构。不同于表面等离子体干涉光刻,导模干涉光刻可以通过改变光刻胶的厚度或曝光所用波导模式来实现不同尺寸的亚波长结构的刻写。具体研究内容如下:(1)利用表面等离子体干涉光刻理论并结合坐标矩阵变换,理论研究了基于样品旋转的表面等离子体干涉亚波长光刻技术,采用两束波长325 nm的激光作为表面等离子体的激发光。通过对光刻样品进行90°旋转和2次曝光,可得到周期为98 nm的二维正方排列点阵结构;通过60°旋转和3次曝光,可得到六角排列点阵结构,该点阵中叁个相邻的点形成的叁角形的高为98 nm,与刻写的二维正方排列点阵结构的周期相同;通过连续旋转曝光,可刻写得到周期为98 nm的圆光栅。(2)利用导模干涉光刻理论并结合坐标矩阵变换,理论研究了基于样品旋转的低阶导模干涉亚波长光刻技术。导模的激发光选用波长325 nm的激光,在相应的激发角入射下,激发TE_0或TM_0导模。通过90°旋转和TM_0模2次曝光样品,可得到周期103nm的二维正方排列点阵;通过60°旋转和3次曝光,可得到六角排列点阵,该点阵中叁个相邻的点形成的叁角形的高为103 nm,与二维正方排列点阵的周期相同;通过连续旋转曝光光刻样品,可得到周期为103 nm的圆光栅。通过改变光刻胶厚度,曝光所用的导模和对样品实施的旋转操作,可以调控所刻写的亚波长结构的形状与尺寸、排列方式与周期。(3)理论研究了基于样品旋转的高阶导模干涉亚波长光刻技术,利用波长为442nm的激光作为高阶导模的激发光,以TE_5导模干涉为例,通过90°旋转和2次曝光光刻样品,可得到简单正方排列的准立方体结构,其长和宽为100 nm,高为85 nm;通过60°旋转和3次曝光,可得到六角排列的准八面体结构。通过调整样品旋转的方式、光刻胶的厚度和曝光所用的导模,可以改变这些叁维亚波长结构的形状与尺寸、排列方式与周期。(本文来源于《兰州理工大学》期刊2019-04-01）
谢春蕾[2]（2013）在《应用于深亚波长光刻的光学邻近校正技术研究》一文中研究指出在摩尔定律的驱动下,集成电路的晶体管密度每两年翻一倍,在保持生产成本不变的前提下,提高电路的性能,降低功耗。在过去的五十多年里,作为集成电路生产中的关键技术,光刻技术的发展成功将晶体管的尺寸从毫米级缩小到了纳米级。光刻光源波长的缩小一直是光刻技术发展的主要手段,然而,其缩小速度远小于集成电路特征尺寸的缩小速度。自从250nm工艺节点开始,光刻技术进入了亚波长光刻阶段——光刻光源的波长大于所要生产的图形的最小尺寸。分辨率增强技术也由此应用而生,以解决光刻过程中发生的图形畸变问题。光学邻近校正技术作为应用最为广泛,最为有效的分辨率增强技术之一,通过对光刻掩模板上图形的修改达到提高光刻保真度的目的。发展到目前,最先进的光刻技术在使用193nm波长的光源生产特征尺寸为22nm/17nm的芯片。生产图形的尺寸只有光源波长的十分之一左右,光刻技术发展进入了一个新的阶段——深亚波长光刻阶段。相应的,深亚波长光刻技术对光学邻近校正也提出了新的挑战和要求——新的设计类型和更高的图形密度,更高的校正效率和校正精度。本文分别针对光学邻近校正中光刻仿真、图形切割和层次结构处理叁个步骤提出了新的解决方法,以满足深亚波长光刻的需要。这些新方法被应用于自有的光学邻近校正软件ZOPC中,并成功处理了多个工业界产品。本文的主要内容和创新点概括如下：针对一维版图的快速光刻仿真。在现代集成电路生产过程中,快速平面光刻仿真对集成电路版图优化和光刻系统优化都具有至关重要的意义。随着集成电路生产工艺进入“深亚波长光刻”阶段,一维版图设计规则被广泛研究和采用。本文充分利用光刻系统中光源的部分相干特性和一维图形的特性,提出了针对一维版图的快速平面光刻仿真算法。该方法由一维基元图形查表法、最小查找表及其边缘延伸和无切割的大面积版图仿真组成。仿真结果表明,在保证极高准确性的基础上,相比于传统的快速仿真方法,该方法将查找表的建立时间缩短了95%以上、基本图形的仿真速度提高了48%左右、大面积版图的仿真速度提高了70%以上。面向集成电路功能性和成品率的图形切割方法。随着集成电路特征尺寸的不断缩小,集成电路生产过程中掩模数据量的不断增长,极大的增加了生产成本。应用于掩模版图的光学邻近校正增加了版图的复杂度,是成本增长的原因之一。本文提出了一种全新的切分方式,基于对版图中影响成品率的图形的识别,该切分方法可以在保证关键部位的校正质量的同时,简化校正后版图的复杂度,减少最终掩模版图的数据量。实验结果显示使用该切分方法得到的掩模版图数据量大小只有通过传统方法得到的一半左右,校正时间也减少到了传统方式的四分之一左右。针对阵列式版图和随机逻辑电路版图采用不同策略的混合式层次结构处理方法。随着集成电路技术的不断发展,一套集成电路版图中所含有的图形数量在急速增加,数据量也相应的飞速增长。传统的集成电路设计工具往往将设计版图按照一定的层次结构来储存,通过数据的重用来提高存取速度和处理效率。本文提出了针对阵列式版图和随机逻辑电路中不同的版图特点,采用不同策略的混合式层次结构处理方法。该方法在保证校正精度的前提下,最大限度的减少校正过程中的冗余运算,提高校正效率,降低校正时间,并有效减少了校正后版图的数据量。实验结果显示,与传统的扁平式校正方法相比,混合式层次处理方法可以将校正时间和校正后版图数据量分别减少80%和90%以上。实验和流片结果则双双验证了该方法的准确性。(本文来源于《浙江大学》期刊2013-12-16）
李季,史峥,沈珊瑚,陈晔[3]（2006）在《亚波长光刻离轴照明和次分辨率辅助图形技术》一文中研究指出讨论了亚波长光刻条件下的离轴照明和次分辨率辅助图形两种分辨率的增强技术,分析了两种技术的原理,利用光刻模拟软件,针对不同线宽的稀疏线条,对添加次分辨率辅助图形前后的光刻仿真结果进行了对比.研究结果表明,离轴照明技术和次分辨率辅助图形的结合使用,可以显着提高亚100纳米级版图线条的光刻分辨率,增大工艺窗口,降低版图成像对生产工艺参数的要求,对于解决亚波长光刻所带来的亚100纳米级集成电路成像质量下降的问题非常必要.(本文来源于《江南大学学报》期刊2006年06期）
史峥[4]（2005）在《亚波长光刻条件下集成电路可制造性设计与验证技术研究》一文中研究指出从0.18um技术节点开始,半导体制造工艺中广泛采用了所谓“亚波长光刻”技术。在该种技术下生产的集成电路特征尺寸小于光源波长。亚波长光刻的使用,导致掩模图形和硅片表面实际印刷图形之间不再一致。版图图形转移过程中的失真,将会影响最后产品的性能参数,并降低集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,有关集成电路的可制造性和成品率的新问题不断涌现,当前全世界集成电路工业界和学术界对此予以重点关注。 论文即针对这一类新问题开展研究,其内容为超深亚微米和纳米级集成电路可制造性设计和验证中的理论和应用,主要围绕亚波长光刻引致的可制造性问题展开。论文介绍了集成电路物理设计和光刻工艺的基本技术背景,介绍了经典的光刻模拟基本算法和投射成像软件的算法和实现。提出了一种适用于超深亚微米和纳米级集成电路实际生产的光刻模型建模和优化的基本框架,包括光学成像、光刻胶和蚀刻模型。根据该模型框架,提出了数种快速的光刻模拟算法,包括空间稀疏点和密集点快速成像的算法。以模型框架和模拟算法为基础,论文提出了一类OPC算法和工具语言框架,以及可制造性图形模式检查的方法和应用。论文还提出了一种用于亚100纳米标准单元可制造性设计的新流程,基于该设计流程完成了一组亚100纳米标准单元的设计和流片。(本文来源于《浙江大学》期刊2005-03-01）
王正华[5]（2003）在《亚波长光刻技术与IC设计》一文中研究指出亚波长光刻当集成电路产业在1999年开始跨进0.18um特征尺寸阶段时,它也就进入了光刻工艺技术的亚波长时期。在此时期领先的集成电路制造商生产的器件,其特征尺寸短于光刻爆光的光波波长。正如图1所示,0.18um和0.13um这两代工艺技术由于种种(本文来源于《中国集成电路》期刊2003年08期）
亚波长光刻论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在摩尔定律的驱动下,集成电路的晶体管密度每两年翻一倍,在保持生产成本不变的前提下,提高电路的性能,降低功耗。在过去的五十多年里,作为集成电路生产中的关键技术,光刻技术的发展成功将晶体管的尺寸从毫米级缩小到了纳米级。光刻光源波长的缩小一直是光刻技术发展的主要手段,然而,其缩小速度远小于集成电路特征尺寸的缩小速度。自从250nm工艺节点开始,光刻技术进入了亚波长光刻阶段——光刻光源的波长大于所要生产的图形的最小尺寸。分辨率增强技术也由此应用而生,以解决光刻过程中发生的图形畸变问题。光学邻近校正技术作为应用最为广泛,最为有效的分辨率增强技术之一,通过对光刻掩模板上图形的修改达到提高光刻保真度的目的。发展到目前,最先进的光刻技术在使用193nm波长的光源生产特征尺寸为22nm/17nm的芯片。生产图形的尺寸只有光源波长的十分之一左右,光刻技术发展进入了一个新的阶段——深亚波长光刻阶段。相应的,深亚波长光刻技术对光学邻近校正也提出了新的挑战和要求——新的设计类型和更高的图形密度,更高的校正效率和校正精度。本文分别针对光学邻近校正中光刻仿真、图形切割和层次结构处理叁个步骤提出了新的解决方法,以满足深亚波长光刻的需要。这些新方法被应用于自有的光学邻近校正软件ZOPC中,并成功处理了多个工业界产品。本文的主要内容和创新点概括如下：针对一维版图的快速光刻仿真。在现代集成电路生产过程中,快速平面光刻仿真对集成电路版图优化和光刻系统优化都具有至关重要的意义。随着集成电路生产工艺进入“深亚波长光刻”阶段,一维版图设计规则被广泛研究和采用。本文充分利用光刻系统中光源的部分相干特性和一维图形的特性,提出了针对一维版图的快速平面光刻仿真算法。该方法由一维基元图形查表法、最小查找表及其边缘延伸和无切割的大面积版图仿真组成。仿真结果表明,在保证极高准确性的基础上,相比于传统的快速仿真方法,该方法将查找表的建立时间缩短了95%以上、基本图形的仿真速度提高了48%左右、大面积版图的仿真速度提高了70%以上。面向集成电路功能性和成品率的图形切割方法。随着集成电路特征尺寸的不断缩小,集成电路生产过程中掩模数据量的不断增长,极大的增加了生产成本。应用于掩模版图的光学邻近校正增加了版图的复杂度,是成本增长的原因之一。本文提出了一种全新的切分方式,基于对版图中影响成品率的图形的识别,该切分方法可以在保证关键部位的校正质量的同时,简化校正后版图的复杂度,减少最终掩模版图的数据量。实验结果显示使用该切分方法得到的掩模版图数据量大小只有通过传统方法得到的一半左右,校正时间也减少到了传统方式的四分之一左右。针对阵列式版图和随机逻辑电路版图采用不同策略的混合式层次结构处理方法。随着集成电路技术的不断发展,一套集成电路版图中所含有的图形数量在急速增加,数据量也相应的飞速增长。传统的集成电路设计工具往往将设计版图按照一定的层次结构来储存,通过数据的重用来提高存取速度和处理效率。本文提出了针对阵列式版图和随机逻辑电路中不同的版图特点,采用不同策略的混合式层次结构处理方法。该方法在保证校正精度的前提下,最大限度的减少校正过程中的冗余运算,提高校正效率,降低校正时间,并有效减少了校正后版图的数据量。实验结果显示,与传统的扁平式校正方法相比,混合式层次处理方法可以将校正时间和校正后版图数据量分别减少80%和90%以上。实验和流片结果则双双验证了该方法的准确性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
亚波长光刻论文参考文献
[1].庞志远.基于样品旋转的亚波长光刻理论研究[D].兰州理工大学.2019
[2].谢春蕾.应用于深亚波长光刻的光学邻近校正技术研究[D].浙江大学.2013
[3].李季,史峥,沈珊瑚,陈晔.亚波长光刻离轴照明和次分辨率辅助图形技术[J].江南大学学报.2006
[4].史峥.亚波长光刻条件下集成电路可制造性设计与验证技术研究[D].浙江大学.2005
[5].王正华.亚波长光刻技术与IC设计[J].中国集成电路.2003