导读:本文包含了数字累加论文开题报告文献综述及选题提纲参考文献，主要关键词:全数字锁相环,可变相位累加器,电子设计自动化,计算机仿真
数字累加论文文献综述
杨檬玮,田帆,单长虹[1]（2019）在《一种基于可变相位累加器的全数字锁相环》一文中研究指出提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计,利用ModelSim软件对所设计的电路进行了系统仿真实验,并进行了硬件实验验证。实验结果表明,含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围,提高锁相频率,降低系统总功耗,并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输,故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中,可广泛应用于通信、电子测量和自动控制等领域。(本文来源于《电子技术应用》期刊2019年08期）
黄蕊[2]（2017）在《电荷与数字混合累加型CMOS-TDI图像传感器关键技术研究》一文中研究指出CMOS-TDI图像传感器根据累加位置的不同可以分为模拟域累加、电荷域累加和数字域累加。为了实现级数更高性能更好的CMOS-TDI图像传感器,使电荷域累加方案与数字域累加方案实现优势互补,提出了电荷与数字混合累加型CMOS-TDI图像传感器方案,本文对电荷与数字混合累加型CMOS-TDI图像传感器的关键技术进行了研究。本文首先分析了电荷与数字混合累加型CMOS-TDI图像传感器的整体架构和工作方式,并对其进行了MATLAB行为级建模,仿真得到在不同电荷与数字的级数分配下的图像,分析电荷转移效率、满阱容量、读出噪声对最终图像的信噪比、动态范围以及调制传输函数的影响,提出了综合评价指标方案,最终得到最优级数配比。之后分别对CMOS电荷传输型像素和数字域读出电路进行了分析和研究。利用TCAD对电荷传输型像素进行仿真,探究了存储电荷量、最高工作电压、栅长以及栅间距对电荷传输效率和满阱容量的影响。根据仿真结果对6级和60级的叁相电荷传输像素、8级和60级的四相电荷传输像素进行了版图设计,同时对叁相电荷传输像素和四相电荷传输像素的读出和传输时序进行了分析。对于数字域读出电路,提出了一种两步量化的方案,通过预测高位MSB值来预设DAC,生成预测值后先对预测值进行判断,如果预测值正确则继续量化低位,如果预测值不正确,则进行完整量化。对读出电路的各个部分包括可编程增益放大器、SAR ADC、基准电流源和基准电压源进行了设计。通过MATLAB行为级仿真,在累加级数固定为128级时,电荷域累加8级数字域累加16级时,综合评价指标比128级电荷域累加高12.99%,比128级数字域累加高25%。利用TCAD仿真得到在栅极间距为130nm,最高工作电压为3V时,CMOS电荷传输型像素可以达到99.999%的电荷转移效率和25,000e-的满阱容量,并基于仿真结果在0.13μm标准CMOS工艺对像素进行了版图设计以及对数字域读出电路进行了电路设计和仿真。(本文来源于《天津大学》期刊2017-11-01）
吕媛,秦祖军,梁国令,熊显名[3]（2015）在《融合数字累加平均和小波变换的信号降噪测试》一文中研究指出为提高噪声污染信号的检测速度,研究了一种融合累加平均与小波变换的方法进行信号降噪处理,并测试验证了其有效性。测试结果表明,融合数字累加平均和小波变换的去噪方案在处理速度和降噪效果方面远优于单独累加平均或单独小波变换。对被测信号10 000次累加平均再小波降噪获得的降噪效果与30 000次累加平均相同,但耗时仅为后者的36%,大大提高了信号检测速度。分析比较发现,对带噪信号先累加平均再小波变换方案的去噪效果优于先小波变换再累加平均。(本文来源于《微型机与应用》期刊2015年07期）
刘浩阳[4]（2012）在《TDICMOS图像传感器数字域累加读出电路设计》一文中研究指出时间延迟积分（Time-Delay Integration，TDI）图像传感器是一类特殊的线阵传感器，它沿着传感器移动方向串行排列多行像素，使得同列的像素能够对同一物体进行多次曝光。相对于普通线阵图像传感器，TDI型图像传感器以其高灵敏度，高信噪比的特点应用于空间成像、医疗成像和工业监控等领域。本文针对128级累加TDI CMOS图像传感器读出电路进行了可行性分析，重点对数字域累加实现方案的模数转换器进行了设计。TDI CMOS图像传感器数字域累加实现方案中的读出电路包括双采样电路、Cyclic ADC电路以及数字累加电路。重点研究了采用RSD算法的Cyclic ADC电路的工作方式和各个模块的电路结构。由于受工艺条件的制约，电路中的器件会出现不同程度的失配，为了减小电容失配对ADC精度的影响，本文提出了电容失配不敏感Cyclic ADC，通过结构优化，使ADC的MDAC模块在每次量化时，电压值可以精确乘二而不受电容失配的影响，实现了Cyclic ADC对电容失配不敏感的目的。本文在现有Cyclic ADC国内外发展现状的基础上，提出了电容复用Cyclic ADC，该ADC在每次循环中输入采样和量化输入信号同步进行，并利用电容复用技术，在保证循环ADC的精度和噪声不变的前提下，减小了芯片面积，提高了循环ADC的速度。基于0.18μm标准CMOS工艺完成了电路设计仿真，在4MS/s采样速度下，ADC的功耗达到1.34mW。(本文来源于《天津大学》期刊2012-11-01）
张晓飞[5]（2011）在《基于硬件乘累加器的数字信号处理单元的设计与验证》一文中研究指出数字信号处理是一种将现实中的真实信号转换为计算机可以处理的信息并且进行处理的过程。比如人们说话的声音,这就是一个连续信号,除此之外。现实生活中还有很多此类信号,比如光信号、压力信号以及温度等等,而数字信号处理器(DSP)就是基于此发展出来的,经过这些年的逐渐发展,DSP的工作频率逐渐提高,处理能力不断加强,3G时代的到来更是推动了DSP处理能力的进一步提高。而未来软件无线电技术的发展,将对DSP的性能能力提出更高的要求。目前的FPGA发展迅猛,并且在一些以前未曾占领的领域也发挥了越来越重要的作用,所以对于FPGA的性能和能力提出了更高的要求,很多高级的FPGA内部已经集成了硬件DSP的IP,用于处理需要处理的数字信号运算。本设计就是基于FPGA的内部硬件DSP IP,可以方便用户调用此DSP完成必要的功能。本文将对此DSP的设计做详细的介绍。在该硬件DSP中,采用了多级的流水线,内部采用高速的乘累加结构,其中包括两个改进型BOOTH乘法器。在对设计的验证方面,采用的是分层次验证的策略,分别采用Modelsim进行仿真并且运用Altera的FPGA开发板进行了验证,最后采用synopsys公司的DC综合软件进行了综合,并且采用Astro进行了自动地布局布线。(本文来源于《电子科技大学》期刊2011-04-01）
张成福,石志伟[6]（2002）在《数字流量累加器的程序设计》一文中研究指出对DRT的通信功能进行了叙述 ,提出了对DRT进行程序设计的基本概念 ,并给出了程序设计的基本方法(本文来源于《淄博学院学报(自然科学与工程版)》期刊2002年02期）
左营喜,徐之材,黄训诚[7]（1998）在《用分段累加相关法实现数字相敏检测》一文中研究指出提出了一种数字化相敏检测新算法——分段相关累加法，给出了算法的频率响应公式，分析了不同分段数时该算法对谐波和噪声的抑制作用。最后还给出了实现该方法的微处理器结构。(本文来源于《数据采集与处理》期刊1998年03期）
吴晗平[8]（1995）在《微光电视数字图像累加及其硬件实现》一文中研究指出本文分析了图像累积方法，且用于改善微光电视图像质量，并给出其硬件实现方案。(本文来源于《红外技术》期刊1995年05期）
王宽全[9]（1993）在《数字图象游程累加统计纹理分析法》一文中研究指出提出了灰度游程长度累加矩阵模型,并用此模型对遥感图象的纹理进行分析和鉴别.使用本模型的七个纹理参数作特征,在六类地物类型210个样本上作实验,由此设计的分类器的识别率为98.6%.(本文来源于《西南师范大学学报(自然科学版)》期刊1993年03期）
数字累加论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
CMOS-TDI图像传感器根据累加位置的不同可以分为模拟域累加、电荷域累加和数字域累加。为了实现级数更高性能更好的CMOS-TDI图像传感器,使电荷域累加方案与数字域累加方案实现优势互补,提出了电荷与数字混合累加型CMOS-TDI图像传感器方案,本文对电荷与数字混合累加型CMOS-TDI图像传感器的关键技术进行了研究。本文首先分析了电荷与数字混合累加型CMOS-TDI图像传感器的整体架构和工作方式,并对其进行了MATLAB行为级建模,仿真得到在不同电荷与数字的级数分配下的图像,分析电荷转移效率、满阱容量、读出噪声对最终图像的信噪比、动态范围以及调制传输函数的影响,提出了综合评价指标方案,最终得到最优级数配比。之后分别对CMOS电荷传输型像素和数字域读出电路进行了分析和研究。利用TCAD对电荷传输型像素进行仿真,探究了存储电荷量、最高工作电压、栅长以及栅间距对电荷传输效率和满阱容量的影响。根据仿真结果对6级和60级的叁相电荷传输像素、8级和60级的四相电荷传输像素进行了版图设计,同时对叁相电荷传输像素和四相电荷传输像素的读出和传输时序进行了分析。对于数字域读出电路,提出了一种两步量化的方案,通过预测高位MSB值来预设DAC,生成预测值后先对预测值进行判断,如果预测值正确则继续量化低位,如果预测值不正确,则进行完整量化。对读出电路的各个部分包括可编程增益放大器、SAR ADC、基准电流源和基准电压源进行了设计。通过MATLAB行为级仿真,在累加级数固定为128级时,电荷域累加8级数字域累加16级时,综合评价指标比128级电荷域累加高12.99%,比128级数字域累加高25%。利用TCAD仿真得到在栅极间距为130nm,最高工作电压为3V时,CMOS电荷传输型像素可以达到99.999%的电荷转移效率和25,000e-的满阱容量,并基于仿真结果在0.13μm标准CMOS工艺对像素进行了版图设计以及对数字域读出电路进行了电路设计和仿真。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字累加论文参考文献
[1].杨檬玮,田帆,单长虹.一种基于可变相位累加器的全数字锁相环[J].电子技术应用.2019
[2].黄蕊.电荷与数字混合累加型CMOS-TDI图像传感器关键技术研究[D].天津大学.2017
[3].吕媛,秦祖军,梁国令,熊显名.融合数字累加平均和小波变换的信号降噪测试[J].微型机与应用.2015
[4].刘浩阳.TDICMOS图像传感器数字域累加读出电路设计[D].天津大学.2012
[5].张晓飞.基于硬件乘累加器的数字信号处理单元的设计与验证[D].电子科技大学.2011
[6].张成福,石志伟.数字流量累加器的程序设计[J].淄博学院学报(自然科学与工程版).2002
[7].左营喜,徐之材,黄训诚.用分段累加相关法实现数字相敏检测[J].数据采集与处理.1998
[8].吴晗平.微光电视数字图像累加及其硬件实现[J].红外技术.1995
[9].王宽全.数字图象游程累加统计纹理分析法[J].西南师范大学学报(自然科学版).1993