导读:本文包含了多栅器件论文开题报告文献综述及选题提纲参考文献，主要关键词:无结器件,多栅器件,侧墙,纳米线
多栅器件论文文献综述
唐琰[1]（2016）在《多栅无结器件新结构设计与仿真研究》一文中研究指出在CMOS器件发展过程中,器件尺寸不断缩小,由此人们提出了无结器件来提高小尺寸器件的各种特性。无结器件具有源/漏区域与沟道掺杂相同的独特结构,这样的结构使得器件的工艺变得简单,同时有效的抑制了短沟道效应。此外,多栅无结器件结构被广泛的应用,双栅、叁栅、围栅器件结构均表现出了优良的特性。但是,当CMOS无结器件栅极长度降低到20nm以下数量级时,传统无结器件特性相对变差,短沟道效应愈发严重,亚闽值斜率、漏致势垒降低等特性无法满足要求,因此亟需对于传统无结器件进行结构上的改良。本文的主要工作是对于传统无结器件的结构进行改进,希望通过改变原有传统无结器件的结构来提高器件的电学特性,可靠性,辐射特性等。我们设计了叁种不同的新型无结器件结构,来达到提高传统无结器件特性的目的。首先,我们设计了非对称双栅无结器件。通过对器件栅极的改造,改变了传统双栅器件栅极对称的结构,变为非对称栅极结构。通过Sentaurus TCAD软件的仿真,我们发现新型器件具有优于传统无结器件的特性表现,包括电学特性、可靠性都要优于传统无结器件。其次,我们设计了新型P+侧墙叁栅纳米线无结器件。这种新型器件采用P+型硅作为侧墙,来达到帮助器件截止的目的。通过仿真我们发现新型器件具有优于传统无结器件的关闭电流,同时亚阈值斜率与漏致势垒降低特性也会降低,这些特性在栅极长度为10nm时表现的尤为突出。最后,我们设计了非均匀掺杂沟道无结器件。通过仿真我们发现新型器件可以有效的提高无结器件的抗单粒子辐射能力,有效的提高了器件的载流子泄放速度,降低了浮体效应的产生。通过叁种新型无结器件的设计与仿真,我们提高了传统无结器件的各个特性,使得新型无结器件可以应对器件小尺寸的挑战。(本文来源于《哈尔滨工程大学》期刊2016-03-14）
胡梦月,梁仁荣,王敬,许军[2]（2014）在《沟道形状对无结型多栅器件性能影响探究》一文中研究指出随着集成电路特征尺寸进入纳米尺度,摩尔定律的延续受到一定的挑战,纳米技术代的晶体管亟需全新的材料、器件结构和工艺集成技术。在器件结构方面,无结型场效应晶体管由于其近似理想的电流电压特性、优良的等比例缩小能力以及极其简单的制造工艺,受到了人们广泛的关注。通过叁维数值仿真工具Synopsys Sentaurus 3DTCAD,对多栅的无结型MOS晶体管进行了数值模拟仿真。并在此基础上探究了无结型器件沟道形状对其电学特性的影响,提出了具有倒角正梯形沟道的多栅无结型晶体管结构,验证了其相较于普通无结多栅型器件更加优良的电学特性,以及栅长下降至20nm以下节点时对短沟道效应的进一步抑制作用。(本文来源于《微电子学》期刊2014年03期）
陈孙文[3]（2014）在《多栅场效应晶体管物理特性与器件仿真模型研究》一文中研究指出传统的平面金属-氧化物-半导体场效应晶体管（MOSFET）的比例缩小到达20nm时，面临的不仅仅是技术上的困难，还有短沟道效应（short channel effects, SCE）、量子隧穿引起的栅极和结点泄漏电流、高的体掺杂引起阈值电压变化以及载流子迁移率衰减所带来的限制。非传统的多栅结构器件比如双栅（double-gate, DG）MOSEFTs、环栅（surrounding-gate, SG）MOSFETs对沟道电荷有很好的控制能力，降低短沟道效应，改善亚阈值斜率（Sub-threshold slope, SS）退化和漏致势垒降低效应，是平面MOSFETs进入低于20nm技术阶段以后的替代选择。本论文重点研究讨论这两种非传统MOSFETs（即是双栅和环栅MOSFETs）的建模以及TCAD仿真。为了更深入地理解半导体器件的建模和仿真，介绍了多栅晶体管的比例缩小尺寸引起的短沟道问题以及反型层电容。由于体反型（volume inversion）效应的存在，薄层电荷近似不再适用于多栅（multiple-gate，MG）MOSFETs。文章回顾了完整的长沟道对称DG和SG MOSFETs的非薄层电荷漏电流解析模型。通过一些合理的近似，可以把DG和SGMOSFETs模型推广到所有类型的MG MOSFETs。采用Silvaco TCAD数值仿真工具，改变不同的物理参数，对DG和SG MOSFETs仿真，并分析结果。给出长沟道掺杂DG MOSFETs的静电表面电势的表达式。给出精确的长沟道DGMOSFETs的隐含反型层电荷表达式。基于反型电荷的求解，在掺杂浓度从1014cm3到1018cm3的范围内，给出DG MOSFETs基于电荷的漏电流模型，并且和二维数值仿真结果对比。仿真结果表明在不同物理参量变化的条件下，本文建立的模型的结果和数值仿真结果有比较好的一致性，适用于嵌入到电路模拟器。(本文来源于《暨南大学》期刊2014-04-01）
黄如,田豫,周发龙,王润声,王逸群[4]（2008）在《适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究》一文中研究指出随着集成电路的发展,器件尺寸进入纳米尺度领域,器件性能受到诸多挑战.针对纳米CMOS器件存在的问题,从可集成性考虑,基于由上而下途径,从新型双栅/多栅器件结构角度介绍新型非对称梯度低掺杂漏垂直沟道双栅MOS器件以及新型围栅纳米线MOS器件的研制及特性分析,为下几代集成电路技术的器件研究提供良好的思路.(本文来源于《中国科学(E辑:信息科学)》期刊2008年06期）
蔡小五,海潮和,周华杰[5]（2007）在《新型多栅全耗尽SOI器件研究进展》一文中研究指出随着器件尺寸的不断缩小,对更大驱动电流和更有效抑制短沟道效应器件的研制成为研究的热点,SOI多栅全耗尽器件由于对沟道更好控制能力能够有效地解决尺寸缩小带来的短沟道效应问题[1].本文主要介绍SOI/MOSFET单栅、平面双栅、FinFET、叁栅、环绕栅、G4-FET等新型多栅全耗尽SOI器件的研究进展.(本文来源于《电子器件》期刊2007年03期）
多栅器件论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着集成电路特征尺寸进入纳米尺度,摩尔定律的延续受到一定的挑战,纳米技术代的晶体管亟需全新的材料、器件结构和工艺集成技术。在器件结构方面,无结型场效应晶体管由于其近似理想的电流电压特性、优良的等比例缩小能力以及极其简单的制造工艺,受到了人们广泛的关注。通过叁维数值仿真工具Synopsys Sentaurus 3DTCAD,对多栅的无结型MOS晶体管进行了数值模拟仿真。并在此基础上探究了无结型器件沟道形状对其电学特性的影响,提出了具有倒角正梯形沟道的多栅无结型晶体管结构,验证了其相较于普通无结多栅型器件更加优良的电学特性,以及栅长下降至20nm以下节点时对短沟道效应的进一步抑制作用。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多栅器件论文参考文献
[1].唐琰.多栅无结器件新结构设计与仿真研究[D].哈尔滨工程大学.2016
[2].胡梦月,梁仁荣,王敬,许军.沟道形状对无结型多栅器件性能影响探究[J].微电子学.2014
[3].陈孙文.多栅场效应晶体管物理特性与器件仿真模型研究[D].暨南大学.2014
[4].黄如,田豫,周发龙,王润声,王逸群.适于纳米尺度集成电路技术的双栅/多栅MOS器件的研究[J].中国科学(E辑:信息科学).2008
[5].蔡小五,海潮和,周华杰.新型多栅全耗尽SOI器件研究进展[J].电子器件.2007