导读:本文包含了抗退化论文开题报告文献综述及选题提纲参考文献，主要关键词:FPGA,NBTI效应,路径延迟退化,抗退化方法
抗退化论文文献综述
颜秉泽[1]（2017）在《基于自适应电源调整的FPGA抗退化方法研究》一文中研究指出FPGA(Field Programmable Gate Array)现场可编辑逻辑门阵列,是当今硬件设计中应用十分广泛的新型高性能逻辑器件。FPGA具有功能强大、开发周期短、可反复编程修改、开发工具智能化等优点。但是随着超大规模集成电路加工工艺的提升日益困难,FPGA性能已经逐渐达到其物理极限。同时,FPGA器件面临的可靠性问题也日益严重。在众多可靠性问题中,负偏压温度不稳定性效应(Negative Bias Temperature Instability,NBTI)是FPGA器件失效的首要原因,NBTI效应造成的性能退化使FPGA随着时间推移产生更多的信号延迟从而导致信号在逻辑门之间的传输时间逐渐延长,并最终导致电路出现时序违规问题。本文首先分析了FPGA内部结构,以及NBTI效应造成FPGA工作速率退化的本质原因。以此为基础,本文设计了FPGA器件加速退化试验平台,利用基于失效物理的方法,对FPGA进行加速退化试验,获取FPGA在不同应力组合情况下的退化情况。本文随后研究了电源电压对FPGA路径延迟的影响,并利用HSPICE软件仿真分析了电源电压对FPGA内部查找表单元结构和互连结构延迟时间的影响。此外,本文还提出基于环形振荡器的路径延迟测量方法,通过在FPGA中进行真实硬件实验验证了电源电压升高对于路径延迟退化的抑制作用。以此研究为基础,本文提出了基于自适应电源调整的FPGA抗退化方法基本框架,并设计退化传感器对FPGA路径延迟退化情况进行实时监测,同时根据退化情况对电源电压进行动态调整,已达到保证电路工作性能,并且减小电路功率消耗的目的。最后,本文搭建了基于自适应电源调整方法完整的实现平台和验证平台。通过该平台证明了该方法可以有效消除FPGA退化的影响,具有鲁棒性强、响应速度快的特点。并且以FFT运算核作为试验对象,将该方法与传统方法保留时序余量法进行了功耗和性能对比。在工作频率相同的情况下,该方法最大可将功耗降低57.98%,在功耗相同的情况下,该方法最高可将电路最大工作频率提高14.78%。(本文来源于《哈尔滨工业大学》期刊2017-07-01）
张诚成[2]（2016）在《基于线性规划的集成电路低功耗设计和抗退化方法研究》一文中研究指出随着工艺水平的不断提高,超大规模集成电路(Very Large-scale Integration C ircuits,VLSI)的性能和集成度不断提升,但可靠性问题也日益突出。在众多可靠性因素中,负偏置稳定不稳定度(Negative bias temperature instability,NBTI)效应引起的路径延迟退化和漏电电流引起的静态功率增大是两个首要的问题,严重影响了电路长期可靠性。因此,本文针对这两个可靠性问题展开研究,提出基于整数线性规划策略(Integer Linear Programming,ILP)的输入向量控制(Input Vector Control,IVC)方法,减小电路全生命周期内的延迟退化和功率消耗,提高其的可靠性和使用寿命。本文首先研究集成电路NBTI效应和静态功率建模方法,并分析电路输入向量对于两个可靠性效应的影响。以此为基础,针对电路不同的设计需求,提出两种降低电路延迟退化和功率消耗的方法。针对电路时序余量充足的情况,本文提出了一种静态功率自适应约减方法,用以减小电路功率消耗。该方法首先分析NBTI退化效应造成的晶体管阈值电压变化对于电路静态功率以及最佳输入向量选择的影响,并利用支持向量回归构建NBTI效应影响下的电路静态功率变化模型;然后,将电路的生命周期划分为连续时间间隔,在每个间隔内根据电路内部晶体管阈值电压的退化情况自适应更新最小漏电功率向量(Minimum Leakage Vector,MLV),以此获得最佳的静态功率优化效果。此外,针对电路时序要求严格的情况,本文提出了延迟退化和静态功率联合约减方法。本文首先分析了电路输入向量对于延迟退化和静态功率的不同影响;以此为基础,提出了一种延迟和功率联合优化准则函数,并构建了相应的ILP优化模型,用以对延迟和功率进行约减,在保证电路性能的情况下,最大化地减小电路的功率消耗。为了验证提出方法的有效性,本文在多个标准电路集上进行了仿真实验。实验结果表明,本文提出的两种方法能够满足电路不同的设计需求,相比较于传统的IVC方法,可进一步降低电路的延迟退化和静态功率,研究成果可应用于SoC、FPGA等超大规模集成电路设计中,提高电路的使用寿命和可靠性。(本文来源于《哈尔滨工业大学》期刊2016-07-01）
王邗,钱庆华,冯云选,于丽颖,薛全义[3]（1999）在《马铃薯秋播抗退化留种的研究》一文中研究指出本文以优良马铃薯品种男爵为试验材料,对马铃薯抗退化就地留种问题进行了多年的研究,结果表明:利用秋季凉爽气候秋播留种,能获得较高薯产量,来年秋播仍能保持优良种性,而利用该种薯春播生产,种薯的优良性状与北引未退化良种相同,是马铃薯就地留神的一个好途径。(本文来源于《辽宁熊岳农业高等专科学校学报》期刊1999年01期）
抗退化论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着工艺水平的不断提高,超大规模集成电路(Very Large-scale Integration C ircuits,VLSI)的性能和集成度不断提升,但可靠性问题也日益突出。在众多可靠性因素中,负偏置稳定不稳定度(Negative bias temperature instability,NBTI)效应引起的路径延迟退化和漏电电流引起的静态功率增大是两个首要的问题,严重影响了电路长期可靠性。因此,本文针对这两个可靠性问题展开研究,提出基于整数线性规划策略(Integer Linear Programming,ILP)的输入向量控制(Input Vector Control,IVC)方法,减小电路全生命周期内的延迟退化和功率消耗,提高其的可靠性和使用寿命。本文首先研究集成电路NBTI效应和静态功率建模方法,并分析电路输入向量对于两个可靠性效应的影响。以此为基础,针对电路不同的设计需求,提出两种降低电路延迟退化和功率消耗的方法。针对电路时序余量充足的情况,本文提出了一种静态功率自适应约减方法,用以减小电路功率消耗。该方法首先分析NBTI退化效应造成的晶体管阈值电压变化对于电路静态功率以及最佳输入向量选择的影响,并利用支持向量回归构建NBTI效应影响下的电路静态功率变化模型;然后,将电路的生命周期划分为连续时间间隔,在每个间隔内根据电路内部晶体管阈值电压的退化情况自适应更新最小漏电功率向量(Minimum Leakage Vector,MLV),以此获得最佳的静态功率优化效果。此外,针对电路时序要求严格的情况,本文提出了延迟退化和静态功率联合约减方法。本文首先分析了电路输入向量对于延迟退化和静态功率的不同影响;以此为基础,提出了一种延迟和功率联合优化准则函数,并构建了相应的ILP优化模型,用以对延迟和功率进行约减,在保证电路性能的情况下,最大化地减小电路的功率消耗。为了验证提出方法的有效性,本文在多个标准电路集上进行了仿真实验。实验结果表明,本文提出的两种方法能够满足电路不同的设计需求,相比较于传统的IVC方法,可进一步降低电路的延迟退化和静态功率,研究成果可应用于SoC、FPGA等超大规模集成电路设计中,提高电路的使用寿命和可靠性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
抗退化论文参考文献
[1].颜秉泽.基于自适应电源调整的FPGA抗退化方法研究[D].哈尔滨工业大学.2017
[2].张诚成.基于线性规划的集成电路低功耗设计和抗退化方法研究[D].哈尔滨工业大学.2016
[3].王邗,钱庆华,冯云选,于丽颖,薛全义.马铃薯秋播抗退化留种的研究[J].辽宁熊岳农业高等专科学校学报.1999