导读:本文包含了加速牛顿法论文开题报告文献综述及选题提纲参考文献，主要关键词:非线性偏微分方程,多解,加速增广部分牛顿法,非变分结构
加速牛顿法论文文献综述
唐声平[1]（2017）在《非线性偏微分方程多解计算的加速增广部分牛顿法》一文中研究指出本文主要用加速增广部分牛顿法(AAPNM)来计算非线性偏微分方程多解.非线性偏微分方程解的多重性,不稳定性,均给计算方法的设计与理论研究带来了很多的困难.如何设计一种稳定的数值算法去求解不稳定的解,并减少算法对于解初值的依赖性,同时保证每次计算出来的解均为新解等问题,均是非常重要并且具有极度挑战性的问题.本文将提出一种新的算法:加速增广部分牛顿法(AAPNM).其主要思想是:用APNM获取一个粗略的近似解作为初值,利用经典的Newton法来加速收敛.该方法既继承了增广部分牛顿法的大范围收敛及保证每次计算出来的解一定是新解的优点,同时又保留了经典牛顿法的局部二次收敛速度这一重要特征,从而实现了将AP-NM与Newton法的完美结合.文中分别用AAPNM计算了具有非变分结构的非线性偏微分方程的多解问题与带Neumann边界条件的奇异摄动半线性椭圆型方程的多解问题,并且得到了一些有趣的数值结果.(本文来源于《湖南师范大学》期刊2017-05-01）
桑若愚[2]（2016）在《拟牛顿法硬件加速平台的实现及在神经网络训练中的应用》一文中研究指出人工神经网络是受大脑神经突触结构启发,可并行处理信息的数学模型,已广泛应用于生物、电子、经济等领域。训练是建立神经网络最重要的一步,其通过改变神经网络的权重使预期值与实际输出值相符。已有诸多优化算法用于神经网络的训练过程,如梯度下降法、共轭梯度法、拟牛顿法和粒子群优化法等。其中,拟牛顿法以其快速收敛和计算量小的特点广受欢迎。但是,其迭代优化过程在软件平台实现时需要消耗大量求解时间,并且不适宜嵌入式场合。所以需要寻求一种硬件加速的方法提升网络的训练速度。近年来,现场可编程门阵列(FPGA)以其高并行度、设计灵活(相对于ASIC)、能耗低(相对于GPU)和丰富的逻辑资源等特点,被认为是加速设计的有效实现平台。因此本文首次将拟牛顿算法在FPGA上实现,用于加速神经网络的训练过程。本设计通过分析拟牛顿算法,将其划分为梯度计算、矩阵更新、线性搜索和目标函数评估四大模块。每个模块被实现为硬件单元,其架构根据模块中涉及的操作来定制。在每个模块内,尽可能地采用流水线技术和模块复用技术。本文提出了两个硬件架构:DFP架构与BFGS架构。DFP架构采用DFP矩阵更新方式和近似梯度计算结构。该架构通用性强,但耗时较长且有除零溢出的问题。BFGS架构采用BFGS拟牛顿法,并针对神经网络训练设计了梯度计算结构,有效地改善了DFP架构中的不足。两个硬件架构均具有可扩展性,可处理不同的网络规模,支持在线训练。上述硬件设计通过Vivado 2014.4在NetFPGA SUME开发板上综合实现。就资源消耗、运行时间和动态功耗这叁方面,本文对硬件设计的性能进行评估。实验结果表明,相对于软件实现,DFP架构加速17倍,BFGS架构加速106倍。此外,本论文还将BFGS硬件架构置于实际场景中测试。实验结果表明,该设计对于训练多输出神经元的网络具有更优越的加速特性。(本文来源于《天津大学》期刊2016-11-01）
邓哲,黄慧明,杨艳[3]（2016）在《基于GPU加速的高斯牛顿法全波形反演》一文中研究指出针对高斯牛顿法地震全波形反演计算量大、计算速度慢的问题,采用图形处理器(GPU)对其加速。高斯牛顿法全波形反演耗时主要集中在波形正演模拟和矩阵乘法计算两个方面,而波形正演算法和矩阵乘法计算在算法特性上都满足并行性的要求。对于波形正演模拟的加速,研究并实现了基于CUDA平台的时域有限差分(FDTD)正演算法。对于矩阵乘法的加速,直接使用计算能力很强的CUB-LAS库来完成计算。在台式PC上对不同模型大小的反演区域做合成数据反演,所用显卡型号为GTX650ti,程序速度提升10~30倍,且随着模型增大,程序的加速比将进一步提高。二维Overthrust截取模型反演算例表明时间成本已经不再是影响高斯牛顿法全波形反演发展的主要问题。(本文来源于《科技通报》期刊2016年04期）
钱小燕[4]（2011）在《解大型对称矩阵特征值问题的一个子空间加速截断牛顿法》一文中研究指出基于非线性优化中的截断牛顿法提出了解大型稀疏对称矩阵特征值问题的一个子空间加速的截断牛顿法,证明了算法的收敛性并进行了数值试验,数值试验结果表明数值结果与理论分析相符,表明该算法是有效的。(本文来源于《山东大学学报(理学版)》期刊2011年08期）
钱小燕,刘浩[5]（2010）在《求解大型稀疏对称矩阵极端特征值的子空间加速的截断牛顿法》一文中研究指出利用扩展子空间的方法,对求解大型稀疏对称矩阵极端特征值的截断牛顿法进行改进,提出了子空间加速的截断牛顿法。理论分析和数值结果均表明,新方法对计算对称矩阵的极端特征值是有效的。(本文来源于《盐城工学院学报(自然科学版)》期刊2010年03期）
刘国祥[6]（2007）在《方程求根的牛顿法的加速》一文中研究指出方程求根的牛顿法因为方法简单和收敛速度快而倍受重视.本文对这一方法进行加速,在一定的条件下,收敛速度是叁阶的.(本文来源于《赤峰学院学报(自然科学版)》期刊2007年05期）
何良德[7]（1996）在《一种加速修正牛顿法收敛的新方法》一文中研究指出一种加速修正牛顿法收敛的新方法何良德（河海大学港口航道及海洋工程学院南京２１００９８）用牛顿法求解Ｎ维非线性方程组ｆ（ｕ）＝Ｐ（ｕ）－Ｒ＝０（１）的迭代程序是Δｕｎ＝Ｋ－１ｎΔＲｎＫｎ＝（Ｐｕ）ｎΔＲｎ＝Ｒ－Ｐ（ｕｎ）ｕｎ＋１＝ｕｎ＋Δｕｎ（ｎ...(本文来源于《河海大学学报》期刊1996年06期）
加速牛顿法论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
人工神经网络是受大脑神经突触结构启发,可并行处理信息的数学模型,已广泛应用于生物、电子、经济等领域。训练是建立神经网络最重要的一步,其通过改变神经网络的权重使预期值与实际输出值相符。已有诸多优化算法用于神经网络的训练过程,如梯度下降法、共轭梯度法、拟牛顿法和粒子群优化法等。其中,拟牛顿法以其快速收敛和计算量小的特点广受欢迎。但是,其迭代优化过程在软件平台实现时需要消耗大量求解时间,并且不适宜嵌入式场合。所以需要寻求一种硬件加速的方法提升网络的训练速度。近年来,现场可编程门阵列(FPGA)以其高并行度、设计灵活(相对于ASIC)、能耗低(相对于GPU)和丰富的逻辑资源等特点,被认为是加速设计的有效实现平台。因此本文首次将拟牛顿算法在FPGA上实现,用于加速神经网络的训练过程。本设计通过分析拟牛顿算法,将其划分为梯度计算、矩阵更新、线性搜索和目标函数评估四大模块。每个模块被实现为硬件单元,其架构根据模块中涉及的操作来定制。在每个模块内,尽可能地采用流水线技术和模块复用技术。本文提出了两个硬件架构:DFP架构与BFGS架构。DFP架构采用DFP矩阵更新方式和近似梯度计算结构。该架构通用性强,但耗时较长且有除零溢出的问题。BFGS架构采用BFGS拟牛顿法,并针对神经网络训练设计了梯度计算结构,有效地改善了DFP架构中的不足。两个硬件架构均具有可扩展性,可处理不同的网络规模,支持在线训练。上述硬件设计通过Vivado 2014.4在NetFPGA SUME开发板上综合实现。就资源消耗、运行时间和动态功耗这叁方面,本文对硬件设计的性能进行评估。实验结果表明,相对于软件实现,DFP架构加速17倍,BFGS架构加速106倍。此外,本论文还将BFGS硬件架构置于实际场景中测试。实验结果表明,该设计对于训练多输出神经元的网络具有更优越的加速特性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
加速牛顿法论文参考文献
[1].唐声平.非线性偏微分方程多解计算的加速增广部分牛顿法[D].湖南师范大学.2017
[2].桑若愚.拟牛顿法硬件加速平台的实现及在神经网络训练中的应用[D].天津大学.2016
[3].邓哲,黄慧明,杨艳.基于GPU加速的高斯牛顿法全波形反演[J].科技通报.2016
[4].钱小燕.解大型对称矩阵特征值问题的一个子空间加速截断牛顿法[J].山东大学学报(理学版).2011
[5].钱小燕,刘浩.求解大型稀疏对称矩阵极端特征值的子空间加速的截断牛顿法[J].盐城工学院学报(自然科学版).2010
[6].刘国祥.方程求根的牛顿法的加速[J].赤峰学院学报(自然科学版).2007
[7].何良德.一种加速修正牛顿法收敛的新方法[J].河海大学学报.1996