导读:本文包含了内建自测试电路论文开题报告文献综述及选题提纲参考文献，主要关键词:低电压静态随机存储器,故障模型,可测性设计,March算法
内建自测试电路论文文献综述
荣佑丽[1]（2018）在《低电压SRAM内建自测试电路技术研究与实现》一文中研究指出随着集成电路制造工艺的不断进步,低电压SRAM(Static Radom Access Memory)的故障模型和测试方法正在受到更多的重视与研究,芯片测试方法趋于成熟的同时,人们对于故障模型的认识也更加深入。近年来,关于低电压SRAM的测试方法层出不穷。而对于SRAM的测试,人们更倾向于使用存储器内建自测试(Memory Built-in Self Test,MBIST)的方法来进行测试,因为这种方法不受芯片管脚数目和测试机存储容量的限制,减小了存储器测试对自动测试机台的依赖。而且,使用内建自测试的方法可以缩短芯片的测试周期和芯片上市时间,可支持多种测试算法,简化测试向量的生成并节省存储测试向量的空间和成本。本文的主要工作包括:(1)介绍低电压SRAM测试的背景和发展现状,总结和比较低电压SRAM中的故障类型和测试方法,针对低电压SRAM中的稳定性故障,设计出专门的DFT电路用来进行稳定性故障的检测。(2)本文在March C+算法的基础上,根据故障原语推导相应的检测算法来检测更多的故障类型,提高算法的故障覆盖率。(3)最后分别通过仿真分析DFT电路和内建自测试电路,将新型March-Like算法与March C+算法进行对比分析,验证了新算法的有效性。本文主要研究低电压SRAM的故障模型和测试算法,基于SMIC 40nm LL CMOS工艺对一款256Kbits低电压8T SRAM芯片进行可测性设计,并完成了流片。仿真和实验结果表明,本文设计的DFT电路能够减小稳定性故障的最小可检测电阻,提高了测试灵敏度;本文提出的新型March-Like算法检测低电压SRAM阵列中的耦合写破坏故障、写干扰故障和读干扰故障覆盖率达100%。内建自测试电路虽然会在一定程度上增加芯片的面积开销,但是与传统算法相比,能够覆盖更多的故障类型,具有良好的可行性。(本文来源于《南京邮电大学》期刊2018-11-14）
宋威,董宏伟,栾兵[2]（2015）在《模拟电路内建自测试故障特征提取与优化》一文中研究指出电子装备当中的模拟电路内建自测试的自动测试矢量在生成的时候需要运用数模和模数转换器,可以运用模数和模数转换器就会增加硬件电路的面积。而且还会增加整个测试的复杂性,从而降低了系统的可靠稳定性。基于此种情况,本文提出了一种模拟电路内建自测试故障特征提取与优化的方法,这种方法能够将自动测试矢量生成变得简单,使得测试的复杂性和代价得到了降低。(本文来源于《科技经济市场》期刊2015年04期）
汪坤[3]（2015）在《静态随机存取存储器内建自测试电路的研究与设计》一文中研究指出集成电路设计进入超深亚微米阶段,工程师们大多采用片上系统(System on Chip, SoC)技术和知识产权(Intellectual Property, IP)核复用技术来设计集成电路。存储器是SoC系统的重要组成部分,占据着相当大的面积。其中静态随机存取存储器(Static Random Access Memory, SRAM)由于其读写速度快、静态功耗低的特点被广泛应用于SoC系统中。存储器不同于一般的数字电路,它是由高密度的存储阵列构成,因此它的故障发生率更高,故障类型更复杂。存储器内建自测试(Memory Build In Self Test, MBIST)技术由于其方便、高效、高覆盖率的特点,已成为存储器测试的主要方法。文章首先介绍了可测试性设计和存储器的测试方法,并详细阐述了MBIST的系统结构和测试方案。接着分析了65nm工艺SRAM的常见故障和故障模型并介绍了常见的算法。然后文章重点对March算法进行研究,分析了65nm工艺的SRAM的常见故障和经典算法无法覆盖的耦合故障,针对这些故障类型对应的March测试序列并提出一种新的March算法。新的March算法在可接受的算法复杂度下对65nm工艺的SRAM的常见故障和经典算法无法覆盖的耦合故障具有较高的覆盖率。然后,文章根据新的March算法生成对应的MBIST电路,并将该MBIST电路应用于65nm工艺的SRAM进行仿真,验证了算法的正确性。然后,文章针对传统MBIST电路测试的局限性和电路面积不断增加的弊端,提出了一种新的MBIST电路结构。该MBIST电路结构能够根基算法义件支持多种March算法,减小了MBIST电路的硬件消耗。最后使用该MBIST电路生成March C-算法的测试激励来对SRAM进行测试,验证该MBIST电路的功能。(本文来源于《安徽大学》期刊2015-04-01）
郭巍巍[4]（2014）在《一种嵌入式Flash存储器的内建自测试电路的设计》一文中研究指出当今众多SoC芯片都会使用FLASH存储器,而且存储器容量正在不断增加,这给芯片的测试工作带来很多困难。时至今日,业界已经为测试嵌入式存储器开发了很多算法。不过,由于FLASH存储器的擦写周期长,需要对一般的算法加以取舍和改进。本论文的撰写背景是为华虹NEC公司EF130工艺的FLASH设计一套测试方法,决定采用内建自测试(BIST)电路,可以根据测试要求选择使用MSCAN算法、棋盘格算法、对角线算法。为了节省芯片引脚,采用串并转换电路将串行输入的测试信号转成并行信号施加到待测电路。文章首先通过阐述芯片测试的原理来引出测试的一般方法,然后介绍存储器测试的特点和故障模型；接下来阐述FLASH存储器的擦写机制,然后介绍一下被测试FLASH的特征；接着交代设计方案的制定过程和完成设计的具体方法,通过编写verilog代码来实现设计,最后仿真代码,通过验证。经过芯片流片后测试,到达了预定的要求,verilog代码以软核形式已经交付客户使用。(本文来源于《复旦大学》期刊2014-05-08）
朱敏,杨春玲,孔德晶[5]（2013）在《模拟电路内建自测试故障特征提取与优化》一文中研究指出针对电子装备中模拟电路内建自测试(built-in self test,BIST)的自动测试矢量生成需要引入数模和模数转换器,从而增加了硬件电路面积和测试测量误差,并增加了测试的复杂性、降低了系统的可靠性的缺点,提出一种模拟电路内建自测试故障特征提取与优化方法。该方法是利用电子装备中自带的微控制器产生的方波作为模拟电路的自动测试矢量,并针对此自动测试矢量产生的输出响应进行分析,提取多维故障特征并优化的算法。该方法能够使得自动测试矢量生成复杂性降低,优化故障特征并通过故障隔离度计算公式使得故障的可隔离程度提高,精简故障特征样本,从而减少测试的复杂性和代价。最后,通过实验验证了所提出方法的正确性和有效性。(本文来源于《仪器仪表学报》期刊2013年01期）
吴迪[6]（2011）在《基于March C-算法的SRAM内建自测试电路设计》一文中研究指出随着集成电路设计技术的进步和工艺技术的发展,嵌入式存储器占典型的片上系统(System-on-Chip, SoC)芯片的很大一部分,嵌入式存储器的任何设计或工艺上的进步,都会影响整个SoC芯片特性(成本、产量、性能和可靠性)。出于这个原因,存储器使用最先进的工艺技术,以达到快速的存取速度和实现高的集成度。但是,这样做的后果是,存储器更容易受到生产工艺和工艺偏差的影响而导致错误,成为影响SoC芯片成品率的主要因素。现如今,静态随机存储器(Static Random Access Memory, SRAM)的测试已经成为了一项重要的课题。在现在的主流可测性技术中,内建自测试技术(Built-in Self-Test, BIST)是一种节省时间、降低成本的方法。通过考虑嵌入式SRAM的故障模型,选择March C-算法作为嵌入式SRAM的测试算法,并将March C-算法扩展为字定向算法。字定向的March C-算法对SRAM的常见故障有比较高的覆盖率,并且硬件实现难度适中。本文重点设计基于状态机控制的SRAM内建自测试电路。用硬件描述语言Verilog HDL语言,搭建SRAM内建自测试电路；用ModelSim完成电路的功能仿真；在FPGA平台上完成时序和功能验证；最后,用DC综合电路,生成门级网表,进行静态时序分析,自动布局布线实现电路的版图设计。本文给出的基于March C-算法的SRAM内建自测试设计方案可行的例证,此设计能够覆盖到嵌入式SRAM的大多常见故障类型,其优势在于测试时间和芯片面积参数。(本文来源于《北京交通大学》期刊2011-12-19）
王石记,朱敏,杨春玲[7]（2010）在《板级电路内建自测试建模技术研究》一文中研究指出板级电路的内建自测试技术使电路具有自测试能力,减少测试周期和测试费用,但是这种电路结构设计与故障诊断难度较大,本文提出了基于多信号模型的板级电路可测性建模方法,并将其应用于板级电路高速数据采集器中。结果证明,大大提高了数据采集器的故障检测率和故障隔离率,通过电路本身的控制器还可以实现电路的自测试,本论文的研究成果对各种电子电路的可测性设计具有实际的指导意义。(本文来源于《微计算机信息》期刊2010年26期）
黄炼钢[8]（2010）在《板级电路内建自测试技术研究》一文中研究指出超大规模集成电路、表面贴装和多层印制电路板等技术的发展,使得芯片的引脚越来越密,电路板的外部引脚越来越少,这导致测试需从有限的外部引脚来推导复杂的内部结构,使得测试成本越来越大。面对这种情况,产生了内建自测试技术。内建自测试是指将测试功能集成在系统内部,使系统具有自己检测自己的能力。它可以有效地解决因电路节点无法测试带来的测试困难问题,且内建自测试针对特定系统的故障进行测试,具有测试故障覆盖率高,检测速度快,对电路可以进行现场检测的特点。因此,研究内建自测试技术具有重要的现实意义。本文对数字和模拟板级电路内建自测试研究具体进行了以下工作。首先,针对带有微处理器和边界扫描芯片的数字电路,提出了一种数字电路边界扫描内建自测试基本结构,在此结构基础上研究了边界扫描内建自测试内部功能和外部互连等测试的流程。对互连故障诊断算法在分析常规互连故障诊断算法后,给出了一种在紧凑性和完备性取得较好折衷的改进算法——“等权值-极小距离算法”。其次,根据越来越多的模拟电路和数字电路混合使用的特点,设计了一种模拟电路内建自测试结构。研究了基于DES模型可测性分析技术,提出了一种求取最小测试集改进算法——“二分法”和求取最佳故障隔离率测试分区的方法,并将其用在内建自测试可测性分析中。对模拟电路内建自测试故障诊断,研究了一种DES模型与故障字典相结合的故障诊断新方法。最后,构建了一个内建自测试实物平台,对本文提出的内建自测试设计方法及可测性分析和故障诊断理论进行了进一步的研究和验证。实验结果表明,本文中的内建自测试技术能够快速准确诊断出电路中模拟的故障,具有较强的可行性和实用价值。(本文来源于《哈尔滨工业大学》期刊2010-06-01）
朱敏,杨春玲,周文,庞亮[9]（2008）在《一种组合电路内建自测试的改进方法》一文中研究指出对组合电路的测试提出了一种将确定性测试生成方法与内建自测试相结合的设计方案;设计实现了利用D算法生成的测试矢量和伪随机测试序列生成电路共同构成测试矢量生成模块,利用内建自测试方法完成可测性设计,并将两者结合得出组合电路内建自测试的改进方法;分析与实验结果表明,该方法能减少系统硬件占用,同时具有测试向量少、故障覆盖率高的特点。(本文来源于《计算机测量与控制》期刊2008年12期）
杨兴,胡正伟[10]（2008）在《组合电路内建自测试技术的研究》一文中研究指出随着集成电路技术的发展,可测性设计在电路设计中占有越来越重要的地位,内建自测试作为可测性设计的一种重要方法也越来越受到关注。文中首先介绍了内建自测试的实现原理,在此基础上以八位行波进位加法器为例,详细介绍了组合电路内建自测试的设计过程。采用自顶向下的设计方法对整个内建自测试电路进行模块划分,用VHDL语言对各个模块进行代码编写并在QuartusII软件环境下通过了综合仿真,结果表明此设计合理,对电路的测试快速有效。(本文来源于《电子质量》期刊2008年12期）
内建自测试电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
电子装备当中的模拟电路内建自测试的自动测试矢量在生成的时候需要运用数模和模数转换器,可以运用模数和模数转换器就会增加硬件电路的面积。而且还会增加整个测试的复杂性,从而降低了系统的可靠稳定性。基于此种情况,本文提出了一种模拟电路内建自测试故障特征提取与优化的方法,这种方法能够将自动测试矢量生成变得简单,使得测试的复杂性和代价得到了降低。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
内建自测试电路论文参考文献
[1].荣佑丽.低电压SRAM内建自测试电路技术研究与实现[D].南京邮电大学.2018
[2].宋威,董宏伟,栾兵.模拟电路内建自测试故障特征提取与优化[J].科技经济市场.2015
[3].汪坤.静态随机存取存储器内建自测试电路的研究与设计[D].安徽大学.2015
[4].郭巍巍.一种嵌入式Flash存储器的内建自测试电路的设计[D].复旦大学.2014
[5].朱敏,杨春玲,孔德晶.模拟电路内建自测试故障特征提取与优化[J].仪器仪表学报.2013
[6].吴迪.基于MarchC-算法的SRAM内建自测试电路设计[D].北京交通大学.2011
[7].王石记,朱敏,杨春玲.板级电路内建自测试建模技术研究[J].微计算机信息.2010
[8].黄炼钢.板级电路内建自测试技术研究[D].哈尔滨工业大学.2010
[9].朱敏,杨春玲,周文,庞亮.一种组合电路内建自测试的改进方法[J].计算机测量与控制.2008
[10].杨兴,胡正伟.组合电路内建自测试技术的研究[J].电子质量.2008
标签：低电压静态随机存储器; 故障模型; 可测性设计; March算法;