导读:本文包含了处理器部件论文开题报告文献综述及选题提纲参考文献，主要关键词:气动院,计算流体力学,平台,华为,航空系统,风洞试验,航空工业,型号研制,软件移植,航空航天
处理器部件论文文献综述
黄超[1]（2019）在《千万亿次国产超算平台在沈阳落地》一文中研究指出本报讯（沈阳日报、沈报融媒黄超）近日，获悉，由华为公司自主研发的1300万亿次高性能计算平台在沈阳落地，在航空工业气动院（以下简称“气动院”）投入使用。此次引入华为公司自主研发的1300万亿次高性能计算平台，将用于气动院计算流体力学研究领域的各项(本文来源于《沈阳日报》期刊2019-10-11）
危乐[2]（2016）在《面向无线通信的基带处理器部件设计》一文中研究指出随着社会需求的不断变化,无线通信的发展已由简单的人与人之间的通信,向着任何人与物在任何时间与地点进行任何形式的通信为趋势。在过去的几十年中,伴随着无线通信和互联网的不断融合,无线通信技术的应用以已实现简单的信息交流发展到了如今的万物互联时代。通信系统伴随着调制技术的进步不断演进,调制技术的每一次创新,都是为了更好地解决信号在传输信道中的容量和失真问题。因此,如何在各种不理想因素如多径效应、频率选择性衰落等环境中,实现数据的可靠传输。并尽可能的有效利用频谱资源成为无线通信系统设计的主要标准。MIMO-OFDM系统分别通过结合正交频分复用技术频谱利用率高、抗干扰能力强的优点与MIMO技术提供高系统容量等优点,使得MIMO-OFDM系统满足数据传输高质量、高速率等要求。其中,接受机的性能与复杂度则取决于MIMO检测与信号同步算法的优劣。本文针对目前无线通信以移动终端为主体的现象作为研究背景,在对MIMO检测与信号同步工作原理进行深入了解的基础上,以降低算法复杂度与降低硬件开销为目的,仔细分析了目前主流算法。为了解决信号同步中载波同步与符号定时同步的问题,分别采用了基于CP的时域细同步、基于导频的频域粗同步与基于CP的符号定时同步的估计方法,并进行了硬件的设计与实现。同时,针对接收部分较复杂的检测部分进行了算法分析与研究,并在研究过程中着重对求矩阵逆的实现问题做了分析与改进。采用了MGS算法通过将矩阵进行QR分解来使得矩阵求逆的运算复杂度更低。同时,为了使硬件资源开销更小且硬件设计复杂度更低,通过对MMSE运算过程进行分析,将计算量较大的关键部件进行了适当的划分与优化,设计出了MIMO检测处理单元。MIMO检测与信号同步算法运用Verilog进行设计,并于ISE平台采用Xilinx IP使设计简化。(本文来源于《国防科学技术大学》期刊2016-03-01）
董伸[3]（2016）在《处理器访存部件功能验证技术研究》一文中研究指出自从集成电路诞生以来,对于集成电路设计的验证一直是集成电路设计的重要环节。到目前为止集成电路设计过程中对于验证所投入的时间及人力已远超过设计的投入,并且随着设计复杂度的提高,验证投入将进一步增加。本文以X微处理器访存部件为验证对象,从功能点提取、测试环境搭建和测试向量生成叁个方面对X微处理器访存部件的验证工作进行详细分析。首先,本文提取了访存部件功能点。根据访存部件的功能及相关设计文档提取X微处理器访存部件主要功能点。对访存部件寻址模式、字节序、原子性、访存属性等功能点进行了详细说明。其次,本文搭建了基于UVM的验证平台。说明了UVM验证方法学在激励产生、结果检查、输出观测与覆盖率统计等验证面临的主要问题上采用的解决策略。并针对访存部件具体问题,搭建了对访存部件进行验证的验证平台。最后,本文研究了基于遗传算法的测试激励生成技术。相对于约束随机激励生成方法,验证人员不需要精心编写大量的约束,减少了验证人员花费的精力和时间。(本文来源于《国防科学技术大学》期刊2016-03-01）
刘宝平,陈庆奎,李金静,刘伯成[4]（2015）在《基于图形处理器的可变形部件模型算法的并行化》一文中研究指出目前目标识别领域,在人体检测中精确度最高的算法就是可变形部件模型(DPM)算法,针对DPM算法计算量大的缺点,提出了一种基于图形处理器(GPU)的并行化解决方法。采用GPU编程模型OpenCL,对DPM算法的整个算法的实现细节采用了并行化的思想进行重新设计实现,优化算法实现的内存模型和线程分配。通过对Open CV库和采用GPU重新实现的程序进行对比,在保证了检测效果的前提下,使得算法的执行效率有了近8倍的提高。(本文来源于《计算机应用》期刊2015年11期）
邓凯伟[5]（2015）在《高性能X处理器浮点部件的实现和优化》一文中研究指出浮点部件是决定高性能微处理器性能的关键部件之一。论文实现了应用于乱序超标量X处理器的浮点发射队列和浮点加法部件,并对其进行了相应的结构改进,相应的功能验证和性能测试表明所实现的浮点相关部件能够正确完成所需要的设计功能,改进后浮点相关部件能够有效提高特定应用下的浮点部件性能。该论文研究的内容和相关成果直接用于工程实践,主要包括:1.实现了一种集中-分布式发射队列结构。通过对高性能浮点发射队列进行相关的分析研究,根据现有X处理器的乱序处理机制,实现了一个集中-分布式浮点发射队列结构。该发射队列由发射块、选择模块和记分牌模块叁大部分构成。通过相应的唤醒算法、仲裁算法以及相应的更新算法,完成对分派到发射队列的指令的发射控制。接着采用基于功能点驱动的方法进行功能验证,利用功能点覆盖率保障设计并确保验证有效性和可靠性,通过设置功能点以及观察代码覆盖率来得到浮点发射队列功能的正确性。2.实现了一种聚合结构的浮点加法部件。以双通路浮点加法结构为基本框架,通过资源共用的原则,将浮点与定点、浮点与浮点整数、浮点单双精度和半精度转换等操作与双通路浮点加法充分整合,实现了一种聚合结构的浮点加法部件。该聚合结构的加法部件在不增加面积的基础上能够充分利用浮点加法的现有结构完成额外的浮点操作,有效的利用了硬件资源,减少了相应的实现面积。接着采用基于大规模随机数驱动的方法进行功能验证,并以代码覆盖率来驱动整个模拟验证流程,以代码覆盖率检测和评估浮点加法部件验证工作的质量。3.改进实现了一种双输入端口的集中-分布式浮点发射队列结构。该结构通过增加发射队列的输入端口,将X处理器浮点发射队列的有效接收宽度由2提升到了4,使得发射队列能够支持的分派宽度增加一倍,主要手段是增加了一种虚拟保留站类型的发射块;通过将发射队列的项数由8项增加到16项,使得发射队列能够在更大的跨度空间内将无关指令发射到执行流水线中,有效的提高了浮点指令的执行效率。测试结果表明:改进的发射队列能够有效的减少乱序超标量处理器浮点指令的等待时间,有效提高浮点指令的执行效率,性能提升最大能够达到3.4%。4.改进实现了一种低延迟分离式高性能浮点加法部件结构。聚合结构的浮点加法结构能够节省实现面积,但是并不能满足超高性能的处理器对浮点性能的要求。论文通过将浮点转换功能从聚合结构的浮点加法部件中剥离,并采用基于物理综合指导结构优化迭代的方式,将浮点加法部件的延迟由4拍减为3拍,理论性能提升25%;将转换类指令的延迟由4拍减为2拍,理论性能提升50%。实际的性能测试表明,所实现的分离式浮点加法部件能够满足超高性能X处理器对浮点性能的要求,有效的提高了浮点程序的性能,实际性能提升最高达到3.7%。(本文来源于《国防科学技术大学》期刊2015-04-01）
张艳[6]（2014）在《面向通信算法的处理器核功能部件的设计和实现》一文中研究指出通信目前是社会发展的神经系统,通信产业本身在国家经济发展中也在不断蓬勃发展,并开始逐渐作为我们国家国民经济的基础结构和先行产业。当前社会对通信需求开始不断增长,这些增长包括个人上网的无线通信业务或有线宽带业务和个人通话的卫星通信业务,这些业务的增长使得我国通信领域的更新换代速度不断加快,使得无线通信的发展在国家经济发展中的地位越发重要。我们针对通信算法需求,实现了一款面向通信算法的处理器。通信算法处理器,主要运算操作为加法、乘法以及加比选等操作,在各种操作中执行最多的只是简单的加/减、乘法、逻辑、访存、分支指令,所需设计的专用处理器的每个核计算单元都相对比较简单。本文的主要工作和创新点体现在以下几个方面:本文针对通信算法的需求,结合ARMv7指令集的特点,提出一款面向通信算法的同构多核处理器,本文的主要工作是对处理器核的功能部件(整数部件和浮点部件)进行设计与实现,并根据通信算法的应用,对所需通信指令进行了分类与处理,然后对指令实现的数据通路进行了流水线划分。对本文提出的处理器核整数部件进行了设计,主要完成了ALU模块、乘法单元模块和除法单元模块的设计。对于加法器通过并行前缀加法中的Kogge-stone算法进行了设计,对于乘法单元通过booth和Wallace树形结构算法进行了设计,对于除法单元通过Newton-Raphson算法进行了设计。针对通信算法的需求,结合ARMv7指令集的特点,本文设计出符合IEEE-754标准的浮点运算单元,并基于单精度浮点加减、乘除、开方、比较和整数与浮点之间的转换指令进行了浮点部件的设计。利用Xilinx公司的ISE14.1集成开发软件,完成了面向通信算法处理器核心的系统级验证平台的设计。对整数和浮点运算部件通过添加测试激励验证了功能部件的功能正确性。最后通过synposys公司的DC综合工具对核心运算部件中的整数部件和浮点部件进行具体的逻辑综合。(本文来源于《国防科学技术大学》期刊2014-03-01）
谢启华[7]（2013）在《高性能微处理器中浮点融合乘加部件的设计与实现》一文中研究指出浮点融合乘加（FMA）部件作为高性能微处理器的核心运算部件之一，对整个微处理器的浮点性能具有很大影响。浮点融合乘加运算算法复杂，逻辑执行时间长，规模大；且验证难，设计周期长。因此，对高性能浮点融合乘加部件的研究具有广泛的应用价值和重要的现实意义。本文对高性能浮点融合乘加部件的设计和优化技术进行了研究，课题的研究内容作为国家重大项目“高性能X处理器”的一部分，研究成果直接应用于工程实践。基于单数据通路FMA算法，无异常中断和软件协处理(SWA)机制，以高频率、小面积、兼容IEEE754标准为目标，本文设计了支持非规格化数，符号零，无穷大和NaNs数输入与输出的FMA部件。主要研究工作及成果包括以下几点：1.对高性能浮点融合乘加部件及其关键技术进行了广泛的研究，在此基础上设计并实现了高性能X处理器的浮点融合乘加部件。2.提出了一种乘法阵列的进位修正结构；设计了基于EAC结构的主加法器，减少了FMA的逻辑级数，提高了执行速度。3.采用最大规格化移位量控制和灵活的一位规格化修正技术设计了支持非规格化数的简捷LZA结构；将精确无穷大操作和NaNs数据通路并入对齐的加数数据通路，非规格化操作数处理融入到正常的规格化数据流中，以最大限度地共享尾数处理数据通路。4.用Verilog硬件描述语言完成了对整个设计的RTL级流水化建模实现。整个设计通过了包括IEEE754标准测试向量、特殊操作数、边角数据和大量的随机向量等各种测试集的测试，保证了设计的正确性。最后，对本文设计的浮点融合乘加部件进行了综合和优化调试，采用40nm体硅CMOS工艺，在最坏工艺条件下，其频率能达到2.5GHz，面积56735.9um2，满足X处理器的设计要求。(本文来源于《国防科学技术大学》期刊2013-03-01）
王荣[8]（2012）在《浅谈面向低功耗的微处理器Load-Store部件的设计方法》一文中研究指出现代高性能微处理器中,Cache消耗的能量非常可观,已经占到整个微处理器功耗的50%以上。根据程序的局部性原理,提出了一种面向低功耗的Load-Store部件设计方法。通过在Load-Store部件中设置Load-Store队列,重用一部分访存结果来减少对数据Cache的访问频度,有效降低了数据Cache的功耗。该方法目前已在国内自主研发的处理器上有所应用,对微处理器的低功耗设计有着积极意义。(本文来源于《中国科技信息》期刊2012年20期）
宋丽华,郭艳飞,王沁[9]（2012）在《网络处理器信道解码协处理部件算法级低功耗技术研究》一文中研究指出以网络处理器的RS(reed-solomon)信道解码协处理部件为研究对象,对传统的信道解码算法进行了低功耗改进并提出了新的LP-RSA算法.通过提前检测误码数的分布情况,该算法能够以尽快、尽少的运算完成求解.基于LP-RSA的解码协处理电路,可根据误码数的检测结果,控制不必要参与运算的电路模块进入休眠状态,节约大量电路翻转带来的功耗浪费.在相同实验条件下,基于LP-RSA的解码协处理部件较传统部件可获得约66.1%的低功耗收益.此外,其研究结果有助于网络处理器在低功耗通信领域的进一步推广和应用.(本文来源于《计算机研究与发展》期刊2012年08期）
闵银皮[10]（2012）在《同构通用流多核处理器存储部件关键技术研究》一文中研究指出人们对处理器不断增长的应用需求促进处理器体系结构的不断发展，也促使新型处理器体系结构的诞生。多核流处理器是针对流式数据处理和流应用的新型多核处理器，以数量众多的简单核构成。其对于计算密集型应用，数据吞吐率大，资源利用率高，但是对于访存密集型和稀疏类应用性能较差。传统多核结构适用于访存密集型和稀疏类应用，然而对于流应用，其Cache结构不能高效捕获流应用的数据局部性。为了满足流应用与传统多核应用的综合需求，为了实现多核流处理器与传统多核处理器的融合，我们提出了同构通用流多核处理器体系结构：片内集成多个同构的流多核，流多核可根据具体应用配置为传统多核或流多核的一部分。传统多核与流多核主要的区别在于访存部件，前者是以Cache结构为主的片上缓存结构，后者则是由寄存器文件和片上便签存储器构成。通过配置流多核内部的共享的片上存储资源，调节便签存储器和Cache结构所占的比例，实现同构通用流多核处理器对多种应用需求的适用性。其中Cache结构针对传统多核的应用，解决其数据上的时间和空间局部性，便签存储器主要捕捉流应用中数据的生产者-消费者局部性。本课题对流多核体系结构访存部件关键技术进行了深入研究，主要工作和创新点包括：1、提出了一种可配置的片上共享SPM/L2Cache结构。同构通用流处理器的应用范围包括传统应用和流应用，其基本组成单元流多核面向不同应用时可分别按片上SMP执行模式和SIMT执行模式运行。在不同的运行模式下对片上共享存储结构进行合理配置，以满足处理器对存储部件的需求。2、设计了针对流多核片上缓存结构特点的数据一致性维护协议。流多核一级私有Cache是写穿透策略，二级共享Cache的写策略是写回，在此基础上，通过作废被修改的Cacheline的拷贝来维护两级缓存之间数据一致性。3、设计了流核心私有的一级数据缓存。在Microblaze软核Cache模块的基础上，通过数据宽度64位扩展和增加支持一致性维护的逻辑电路，完成了流多核架构中的最内层缓存结构的设计。4、基于Xilinx公司的软件开发平台下，对流多核存储部件的关键逻辑设计进行了行为仿真，并进行了一定的性能分析。验证结果显示所有设计均实现了预定的功能，同时性能分析显示了本文设计的有效性。(本文来源于《国防科学技术大学》期刊2012-03-01）
处理器部件论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着社会需求的不断变化,无线通信的发展已由简单的人与人之间的通信,向着任何人与物在任何时间与地点进行任何形式的通信为趋势。在过去的几十年中,伴随着无线通信和互联网的不断融合,无线通信技术的应用以已实现简单的信息交流发展到了如今的万物互联时代。通信系统伴随着调制技术的进步不断演进,调制技术的每一次创新,都是为了更好地解决信号在传输信道中的容量和失真问题。因此,如何在各种不理想因素如多径效应、频率选择性衰落等环境中,实现数据的可靠传输。并尽可能的有效利用频谱资源成为无线通信系统设计的主要标准。MIMO-OFDM系统分别通过结合正交频分复用技术频谱利用率高、抗干扰能力强的优点与MIMO技术提供高系统容量等优点,使得MIMO-OFDM系统满足数据传输高质量、高速率等要求。其中,接受机的性能与复杂度则取决于MIMO检测与信号同步算法的优劣。本文针对目前无线通信以移动终端为主体的现象作为研究背景,在对MIMO检测与信号同步工作原理进行深入了解的基础上,以降低算法复杂度与降低硬件开销为目的,仔细分析了目前主流算法。为了解决信号同步中载波同步与符号定时同步的问题,分别采用了基于CP的时域细同步、基于导频的频域粗同步与基于CP的符号定时同步的估计方法,并进行了硬件的设计与实现。同时,针对接收部分较复杂的检测部分进行了算法分析与研究,并在研究过程中着重对求矩阵逆的实现问题做了分析与改进。采用了MGS算法通过将矩阵进行QR分解来使得矩阵求逆的运算复杂度更低。同时,为了使硬件资源开销更小且硬件设计复杂度更低,通过对MMSE运算过程进行分析,将计算量较大的关键部件进行了适当的划分与优化,设计出了MIMO检测处理单元。MIMO检测与信号同步算法运用Verilog进行设计,并于ISE平台采用Xilinx IP使设计简化。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
处理器部件论文参考文献
[1].黄超.千万亿次国产超算平台在沈阳落地[N].沈阳日报.2019
[2].危乐.面向无线通信的基带处理器部件设计[D].国防科学技术大学.2016
[3].董伸.处理器访存部件功能验证技术研究[D].国防科学技术大学.2016
[4].刘宝平,陈庆奎,李金静,刘伯成.基于图形处理器的可变形部件模型算法的并行化[J].计算机应用.2015
[5].邓凯伟.高性能X处理器浮点部件的实现和优化[D].国防科学技术大学.2015
[6].张艳.面向通信算法的处理器核功能部件的设计和实现[D].国防科学技术大学.2014
[7].谢启华.高性能微处理器中浮点融合乘加部件的设计与实现[D].国防科学技术大学.2013
[8].王荣.浅谈面向低功耗的微处理器Load-Store部件的设计方法[J].中国科技信息.2012
[9].宋丽华,郭艳飞,王沁.网络处理器信道解码协处理部件算法级低功耗技术研究[J].计算机研究与发展.2012
[10].闵银皮.同构通用流多核处理器存储部件关键技术研究[D].国防科学技术大学.2012