导读:本文包含了采样保持电路论文开题报告文献综述及选题提纲参考文献，主要关键词:采样保持电路,SiGe,BiCMOS工艺,射极跟随开关
采样保持电路论文文献综述
孙伟,王永禄,杨鑫,何基[1]（2019）在《一种12位2 GS/s BiCMOS采样保持电路》一文中研究指出基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率为2 GS/s,模拟输入差分信号为992 MHz频率、0.5V_(pp)幅度的正弦波时,SFDR达75.11 dB,SNDR达73.82 dB,电路功耗仅为98 mW,满足了12位采样保持的要求。(本文来源于《微电子学》期刊2019年03期）
王永泽[2]（2019）在《基于0.18μm CMOS工艺的高速高精度采样保持电路的研究与设计》一文中研究指出采样保持电路(Sample and Hold Circuits,S/H)是模数转换电路(Analog to Digital Converter,ADC)、信号读出电路等模拟电路中的关键模块,其性能特性直接影响整个系统的性能特性,对高速高精度采样保持电路的研究具有重要意义。本文基于SMIC 0.18μm CMOS工艺设计了一种高速高精度采样保持电路,主要工作包括以下几个方面:首先,在分析采样保持电路原理的基础上,介绍了不同结构的采样保持电路以及其性能指标。讨论采样时钟、采样开关、运算放大器等子电路的非理想效应对采样误差的影响,并作为电路设计的理论基础。其次,基于SMIC 0.18μm CMOS工艺,采用V_(EB)线性化与分段线性补偿技术设计了一种为采样保持电路提供精确参考电压的高精度带隙基准电压源电路。仿真结果表明,在-40℃至125℃的温度范围内,带隙基准电压源获得0.47ppm/℃温度系数以及低频处约为-60dB的电源抑制。第叁,结合采样保持电路对运算放大器的增益、带宽、压摆率等性能的要求,分析对比不同类型的运算放大器的性能特点,并采用增益自举(Gain Boosted)技术设计了一种适合采样保持电路的增益自举运算放大器,主要内容包括偏置电路、主运算放大器、辅助运算放大器以及共模反馈电路的设计。开展了高性能CMOS开关、栅压自举(Bootstrap)开关、两相非交迭时钟产生电路的设计,综合折衷考虑电路的功耗、采样精度、版图面积等因素,分析计算采样电容的大小。最后,基于本文所设计的子电路模块以及SMIC 0.18μm CMOS工艺,采用电容翻转型拓扑结构设计一种采样保持电路。仿真结果表明,在频率为48.4375MHz、峰-峰值为1.2V的正弦信号输入情况下,输出采样信号的无杂散动态范围约为90.16dB,信噪失真比约为76.38dB,有效位数约为12.4bit。(本文来源于《重庆邮电大学》期刊2019-06-05）
钱莹莹[3]（2019）在《用于图像传感读出的采样保持电路的研究与设计》一文中研究指出随着移动电子设备的快速发展,移动手机、相机等对照片、视频的成像要求也越来越高,这些都得益于CMOS工艺和图像传感技术的快速发展。CMOS图像传感主要包括传感器阵列和传感读出电路,CMOS图像传感器像元尺寸不断缩小,但是传感器噪声仍然在不断优化,灵敏度不断增强,传感器能采集到更多有效光子信号。相适应的是,市场对传感读出电路的要求也就越来越高,本论文就是在此背景下提出的。本论文首先比较了传统CCD电路和CMOS图像传感电路的发展历史,分析了它们之间的优缺点,CMOS图像读出电路凭借着低功耗、低成本、高集成度和优良的性能逐渐成为市场的主流。本论文详细分析了目前市场上最常见的两种CMOS图像传感器模型和偏置电路,在比较了不同传感读出电路的优缺点的基础上,选择了适合二极管传感器的积分放大电路。然后提出了一种积分和相关双采样结合的读出电路,有效降低CMOS图像传感器的复位噪声和固定模式噪声。为了提高相关双采样电路的线性度,采用了带衬偏调制的栅压自举开关和下极板采样技术。本论文在传统图像传感器的基础上,设计了对运放失调电压补偿的相关双采样电路,同时能够消除在像素读出周期内的具有相关性的1/f噪声、复位噪声和低频噪声。本论文采用GSMC 0.13μm标准CMOS工艺,设计了CTIA型读出电路,设计的读出电路能够适应不同辐射强度的光照,上下极板分别采用第五、四层金属的MIM电容,实现1至8倍的放大倍数调节,能够实现范围为200pA~15nA输入积分电流的放大。读出电路工作电源电压为3.3V,输入信号范围为0.7V~2.1V,摆幅为1.4V,电荷存储能力为3.5×10~6电子,读出电路线性度为99.99%。能够满足阵列规模为640×480的VGA分辨率,输出信号帧频为60Hz。设计完成了采用下极板采样技术的单位增益采样,能有效补偿电路失调电压。在后仿真中的所有工艺角下,最差能实现的SFDR为100.15dB,输出信号具有14位精度。相关双采样电路在运算放大器失调电压为±5.3mV条件下能够完成补偿,降低了读出电路的偏差要求。(本文来源于《电子科技大学》期刊2019-04-01）
陈珍海,魏敬和,钱宏文,于宗光,苏小波[4]（2019）在《用于14位210 MS/s电荷域ADC的采样保持前端电路》一文中研究指出该文提出一种用于电荷域流水线模数转换器(ADC)的高精度输入共模电平不敏感采样保持前端电路。该采样保持电路可对电荷域流水线ADC中由输入共模电平误差引起的共模电荷误差进行补偿。所提出的高精度输入共模电平不敏感采样保持电路被运用于一款14位210 MS/s电荷域ADC中,并在1P6M 0.18μm CMOS工艺下实现。测试结果显示,该14位ADC电路在210 MS/s条件下对于30.1 MHz单音正弦输入信号得到的无杂散动态范围为85.4 dBc,信噪比为71.5 dBFS,而ADC内核功耗仅为205 mW,面积为3.2 mm~2。(本文来源于《电子与信息学报》期刊2019年03期）
余涵,张文静[5]（2019）在《一种125MS/s高精度准采样保持电路的设计》一文中研究指出本文介绍了一种基于55nm工艺的高精度采样保持器。该设计采用特定的由动态触发器构成的准采样电路,隔离了采样和保持的周期,从而避免信号抖动对后级电路的影响;并讨论了采样过程中常见的电荷注入及噪声等效应,引入特别的密勒反馈电容电路和高增益带宽积的放大器来降低这些非理想效应的影响。后仿真结果表明,该采样比较器在全范围输入1. 12MHz,采样率125MS/s时,其信噪失真比SNDR高达93dBc,完全可以满足14bi t以下的高速AD转换器的前级要求。(本文来源于《中国集成电路》期刊2019年03期）
尹勇生,卫海燕,曾凤姣,周京[6]（2018）在《一种带失调校准的高速高精度采样保持电路》一文中研究指出设计了一款基于0. 18μm CMOS工艺带失调校准的高速高精度两级采样保持电路。该电路选择开环双通道时间交织的采样保持架构,提高了整体采样保持电路的速率。通过采用高精度失调校准电路、改进的级间缓冲器以及栅压自举开关等来提高采样保持电路的精度。电路仿真结果表明,在电源电压为2 V,采样时钟为1. 6 GHz,输入信号频率为382. 8 MHz,第一级和第二级保持电容分别为0. 9 f F和0. 6 f F时,该电路的无杂散动态范围(SFDR)为85. 8 d B,总谐波失真(THD)为-81. 7 dB,有效位数(ENOB)为12. 6 Bits。(本文来源于《仪表技术与传感器》期刊2018年12期）
张凌东,魏敬和,陈珍海,钱宏文[7]（2018）在《用于16位125 MS/s ADC的无采样保持运放前端电路》一文中研究指出提供了一种适宜于高速、高精度开关电容型流水线模数转换器(ADC)的无采样保持放大器的模拟前端电路。该模拟前端电路作为第一级4.5位子级电路,被应用于一款16位125 MS/s开关电容流水线ADC中进行验证。该ADC电路采用0.18μm 1P6M 1.8V CMOS工艺实现,测试结果表明该ADC电路在全速采样条件下对于10.1 MHz的输入信号得到的信噪比为77.5 d BFS,无杂散动态范围为94.8 d B,总功耗为330 m W。(本文来源于《中国电子科学研究院学报》期刊2018年03期）
洪喆颖,段吉海,徐卫林,韦保林[8]（2018）在《一种高速高线性度采样保持电路》一文中研究指出采用SMIC 0.18μm CMOS工艺,设计了一种应用于高速ADC的采样保持电路。运用大信号建模分析方法,针对采样保持电路中的缓冲器,引入一个PMOS管构成类Cascode结构,以消除二级效应对线性度的影响。同时,增加了一条低阈值NMOS管构成的电流通路来减小整个电路的寄生电容,进而提高缓冲器的线性度。仿真结果表明,该采样保持电路在1GHz采样频率以内均可达到9位以上的有效位数。当采样频率为500 MHz时,该电路的SFDR为79.76dB,ENOB为12.02bit,THD为-85.33dB,功耗约为26.8mW。(本文来源于《微电子学》期刊2018年02期）
刘勇聪,王建业,连振[9]（2018）在《高速ADC中具有失调对消的采样保持电路设计》一文中研究指出基于采样速率最快的全并行(Flash)ADC(Analog to Digital Converter)结构,采用UMC 0.18 um CMOS工艺,设计了一种具有失调对消的采样保持电路(Track-and-Hold Circuit)。该THC嵌入比较器的两级预放大电路之中,不仅可以简化ADC结构,还进一步提高了比较器速度。通过电路工作相位ф_1,ф_2交替变换,不同相位的失调分量等值反向,输出累加实现对比较器失调对消。最后,在2 GHz时钟频率下进行仿真,仿真结果表明,输入信号为800MHz时,具有失调对消THC的Flash ADC较传统结构的SFDR(Spurious Free Dynamic Range),SINAD(Signal to Noise And Distortion)分别提高了8.26 dB、3.14 dB,ENOB(Effective Number Of Bits)提高了0.52 bits。(本文来源于《火力与指挥控制》期刊2018年04期）
程飞鸿[10]（2018）在《用于流水线ADC的采样保持电路研究与设计》一文中研究指出流水线型模数转换器(Pipelined Analog-to-Digital Converter,Pipelined ADC)在速度和精度之间具有合理的折中,已被广泛地应用于通信、军工等领域。采样保持电路(Sample and Hold Circuit,S/H)作为Pipelined ADC的第一级电路,直接决定了ADC的性能。因此,研究高速高精度的采样保持电路具有重要的意义。基于此,本文采用SMIC 0.18μm CMOS工艺设计了一种用于14 bit 100 MS/s流水线型ADC的采样保持电路。本文的主要工作体现为以下几个方面:首先,在分析采样保持电路的基本原理和基本结构的基础上,对比了两种不同的采样保持电路结构。然后,详细介绍和分析了采样保持电路的时域和频域特性以及其误差源。为了减小噪声和降低运放设计难度,本文采用了电容翻转型采样保持电路。其次,本文采用了V_(BE)线性化补偿和分段线性补偿技术,设计了一种用于采样保持电路的具有低温度系数的高阶温度补偿带隙基准电路。相较于传统的一阶带隙基准电路,本文设计的带隙基准电路获得了较低的温度系数和较好的线性调整率。仿真结果显示,在-55°C到125°C的温度范围内,本文所设计的带隙基准电路的温度系数仅为0.65 ppm/°C。第叁,在分析运算放大器的基本原理和性能指标的基础上,设计了一种用于采样保持电路的高性能全差分增益自举运算放大器。为了优化共模反馈电路的精度和稳定性,本文对传统的连续时间共模反馈电路进行了改进。综合考虑采样保持电路的噪声、功耗以及版图面积等因素,计算并选取了合适的采样电容。同时,设计了一种栅压自举开关、两相非交迭时钟的产生电路。最后,基于所设计的功能模块,设计了一种采样保持电路,并进行仿真验证。仿真结果显示,所设计的采样保持电路的无杂散动态范围(Spurious Free Dynamic Range,SFDR)为89.9 dB,信号噪声失真比(Signal-to-Noise-and-Distortion Ratio,SNDR)为76.8 dB,有效位数(Effective Number of Bits,ENOB)为12.47 bit。(本文来源于《重庆邮电大学》期刊2018-04-09）
采样保持电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
采样保持电路(Sample and Hold Circuits,S/H)是模数转换电路(Analog to Digital Converter,ADC)、信号读出电路等模拟电路中的关键模块,其性能特性直接影响整个系统的性能特性,对高速高精度采样保持电路的研究具有重要意义。本文基于SMIC 0.18μm CMOS工艺设计了一种高速高精度采样保持电路,主要工作包括以下几个方面:首先,在分析采样保持电路原理的基础上,介绍了不同结构的采样保持电路以及其性能指标。讨论采样时钟、采样开关、运算放大器等子电路的非理想效应对采样误差的影响,并作为电路设计的理论基础。其次,基于SMIC 0.18μm CMOS工艺,采用V_(EB)线性化与分段线性补偿技术设计了一种为采样保持电路提供精确参考电压的高精度带隙基准电压源电路。仿真结果表明,在-40℃至125℃的温度范围内,带隙基准电压源获得0.47ppm/℃温度系数以及低频处约为-60dB的电源抑制。第叁,结合采样保持电路对运算放大器的增益、带宽、压摆率等性能的要求,分析对比不同类型的运算放大器的性能特点,并采用增益自举(Gain Boosted)技术设计了一种适合采样保持电路的增益自举运算放大器,主要内容包括偏置电路、主运算放大器、辅助运算放大器以及共模反馈电路的设计。开展了高性能CMOS开关、栅压自举(Bootstrap)开关、两相非交迭时钟产生电路的设计,综合折衷考虑电路的功耗、采样精度、版图面积等因素,分析计算采样电容的大小。最后,基于本文所设计的子电路模块以及SMIC 0.18μm CMOS工艺,采用电容翻转型拓扑结构设计一种采样保持电路。仿真结果表明,在频率为48.4375MHz、峰-峰值为1.2V的正弦信号输入情况下,输出采样信号的无杂散动态范围约为90.16dB,信噪失真比约为76.38dB,有效位数约为12.4bit。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
采样保持电路论文参考文献
[1].孙伟,王永禄,杨鑫,何基.一种12位2GS/sBiCMOS采样保持电路[J].微电子学.2019
[2].王永泽.基于0.18μmCMOS工艺的高速高精度采样保持电路的研究与设计[D].重庆邮电大学.2019
[3].钱莹莹.用于图像传感读出的采样保持电路的研究与设计[D].电子科技大学.2019
[4].陈珍海,魏敬和,钱宏文,于宗光,苏小波.用于14位210MS/s电荷域ADC的采样保持前端电路[J].电子与信息学报.2019
[5].余涵,张文静.一种125MS/s高精度准采样保持电路的设计[J].中国集成电路.2019
[6].尹勇生,卫海燕,曾凤姣,周京.一种带失调校准的高速高精度采样保持电路[J].仪表技术与传感器.2018
[7].张凌东,魏敬和,陈珍海,钱宏文.用于16位125MS/sADC的无采样保持运放前端电路[J].中国电子科学研究院学报.2018
[8].洪喆颖,段吉海,徐卫林,韦保林.一种高速高线性度采样保持电路[J].微电子学.2018
[9].刘勇聪,王建业,连振.高速ADC中具有失调对消的采样保持电路设计[J].火力与指挥控制.2018
[10].程飞鸿.用于流水线ADC的采样保持电路研究与设计[D].重庆邮电大学.2018